- Отличное знание языка описания аппаратуры Verilog. - Опыт RTL-проектирования сложных систем на ПЛИС от Altera. - Опыт работы с СнК NIOS и интеграции проектов в Qsys. - Знание шин Avalon-ST, Avalon-MM. - Владение средствами моделирования и верификации (ModelSim и пр.). - Хорошее знание цифровой схемотехники. - Полное высшее техническое образование. - Коммуникабельность, умение работать в команде. - Владение английским на уровне чтения тех. документации. Желательно: - Опыт работы с интерфейсами RS232, RS422, ARINC429, ARINC818, Ethernet, Fibre -Channel, PCIe и пр. - Знание систем управления версиями git/svn/cvs. - Опыт программирования на языке С/C++. - Предоставить примеры кода (Verilog). Приветствуется: - Опыт использования Matlab, python. - Опыт реализации ЦОС, обработки изображений. |